Thiết kế và kiểm tra các hệ thống trên chíp (SoC), mạng trên chíp (NoC)

Với những ưu thế vượt trội, mô hình mạng trên chíp được xem như là một mô hình thay thế cho hệ thống trên chíp cổ điển trong tương lai gần.

Hướng nghiên cứu các phương pháp thiết kế và kiểm tra hệ thống trên một chíp với độ tích hợp cao đang triển khai xây dựng một platform hệ thống mở, gọi là hệ thống COMOSY, mô tả trong Hình 12, dựa trên công nghệ FPGA. Platform hệ thống này có thể được dùng cho các mục đích đào tạo và triển triển khai các ứng dụng khác nhau với độ phức tạp vừa phải trong lĩnh vực đo lường, điểu khiển và giám sát.

Đây là một nghiên cứu tổng hợp, đa ngành, một sự kết hợp giữa tính toán phân tán, mạng, truyền thông trên chip, phương pháp thiết kế hệ thống, áp dụng các giải pháp thiết kế mạng máy tính vào thiết kế hệ thống trên chip, và phương pháp thiết kế kiểm tra.

Các nghiên cứu thiết kế và kiểm tra mô hình mạng trên chip, cũng do TS. Trần Xuân Tú chủ trì. Một mô hình mạng trên chip đơn giản được trình bày trong Hình 13 về hệ thống GALS (Globally Asynchronous, Locally Synchronous – “dị bộ toàn cục, đồng bộ cục bộ”) mà nhóm đang quan tâm.

Nhóm nghiên cứu: TS. Trần Xuân Tú (chủ trì), một số cán bộ PTN SIS.

Hợp tác chính: CEA-LETI, MINATEC và INPG, Pháp.